Formation SystemC et Transaction Level Modeling (TLM) – Introduction
Domaine : Management SI
DURÉE
3 jour(s)
OBJECTIFS
Modélisations des "blocks" (Ips) et des "systèmes semi-conducteurs complexes" (System on Chip). Apprentissage et expérimentation avec SystemC, TLM/Virtual Prototyping à plusieurs niveaux d'abstraction.
Pré-requis
Expérience en la conception microelectronique (ASIC ou FPGA) et/ou les concepts généraux de design et vérification. Connaissance de VHDL ou Verilog. Expérience avec un simulateur HDL. Connaissance générale d'un langage informatique mieux si orienté-objet
Participants
Ingénieur (HW et SW), architecte et chef de projet concerné par la conception, l'étude, l'optimisation et la vérification des Ips et Systems on Chip.
coût
Nous contacter pour une formation sur mesure ou en intra
LIEUx de formation
Notre centre de formation à GrenobleNotre centre de formation à MoiransNotre centre de formation à Sophia Antipolis
Sur votre site en formation intraEn classe distancielle
PROGRAMME DE FORMATION
SystemC et Transaction Level Modeling (TLM) – Introduction
SystemC : concepts principaux
Les éléments essentiels du C++ et de la programmation orienté-objet pour le SystemC
La modélisation des sytèmes semi-conducteur : concepts de base
Introduction au Transaction Level Modeling (TLM)
La modélisation des sytèmes semi-conducteur : concepts de base
Introduction au Transaction Level Modeling (TLM)
SystemC : le langage
Modules / threads / events / ports / interfaces / channels
Travaux pratiques : Modélisation fonctionnelle even-based dun design simple (2h/3h)
Travaux pratiques : Modélisation fonctionnelle even-based dun design simple (2h/3h)
Modélisation TLM
TLM2 Transport layer
Travaux pratiques : Modélisation Master/Slave TLM2 (3h)
Travaux pratiques : Modélisation Master/Slave TLM2 (3h)
Modélisation Système/Prototypage Virtuel (untimed/loosely timed)
ISS / Host Code / Co-Simulation / Co-Verification
Travaux Pratiques : Intégration d'un modèle TLM2 dans une Plateforme Virtuelle (2h/3h)
Travaux Pratiques : Intégration d'un modèle TLM2 dans une Plateforme Virtuelle (2h/3h)
Bus Cycle Accurate Modeling (approximately timed)
Exploration architecturale
Travaux Pratiques : Modélisation au niveau Bus Cycle Accurate (3h)
Travaux Pratiques : Modélisation au niveau Bus Cycle Accurate (3h)
Applications supplémentaires de SystemC
Co-vérification Hardware / Software
Travaux Pratiques : Co-simulation et co-vérification SystemC TLM (SystemC) / RTL (HDL) (2h/3h)
Travaux Pratiques : Co-simulation et co-vérification SystemC TLM (SystemC) / RTL (HDL) (2h/3h)
dates des formations a grenoble
dates des formations a SOPHIA ANTIPOLIS
Cursus formation
Formations de la même thématique
- PRINCE2 Les fondamentaux de la gestion de projet avec la méthode PRINCE2
- PRINCE2 L'essentiel de la méthode
- UVM : Méthodologies de vérification pour IP et SoC
- JENKINS Intégration continue avec C++ et Jenkins
- SOA Architecture et méthodes
- UML Présentation des modèles d'analyses
- GIT Collaborez plus efficacement avec Git
- GIT GitLab et GitLab-CI
- MSP L'essentiel de la méthode MSP (Managing Successful Programs)
- Gestion de projets logiciels pour ingénieurs de recherche
- Ingénieurs : optimisez vos rencontres/RDV clients